Uso de Matlab para la Síntesis en Lenguaje VHDL de Decodificadores Viterbi

Contenido principal del artículo

Luis Alberto Luna Espinosa
Juan de Dios López Sánchez
Juan Iván Nieto Hipólito
Mabel Vázquez Briseño

Resumen

En el presente trabajo se muestra una forma más sencilla de programar decodificadores de Viterbi utilizando dispositivos programables FPGA (Field Programmable Gate Array) . Estos decodificadores son creados a partir de los puntos de suma que describen a las salidas de un codificador convolucional no retroalimentado a una tasa de codificación de 1/2. Esta relación ha sido utilizado para implementar un programa en Matlab, el cual, genera decodificadores en lenguaje VHDL para un dispositivo FPGA a partir de un conjunto de entidades básicas utilizados para formar células ACS.

Detalles del artículo

Cómo citar
Luna Espinosa, L. A., López Sánchez, J. de D., Nieto Hipólito, J. I., & Vázquez Briseño, M. (2013). Uso de Matlab para la Síntesis en Lenguaje VHDL de Decodificadores Viterbi. Difu100ci@, Revista De difusión científica, ingeniería Y tecnologías, 7(2), 84-87. Recuperado a partir de http://difu100cia.uaz.edu.mx/index.php/difuciencia/article/view/79
Sección
Artículos